This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

L19 ANSWER 5 OF 10 JAPIO COPYRIGHT 1999 JPO and Japio AN 92-084224 JAPIO
TI ***STACK*** ***AREA*** ***PROTECTION*** CIRCUIT IN FUJIMORI HIDEAKI PA NEC CORP, JP (CO 000423) PI JP 04084224 A 19920317 Heisei Al JP 90-198897 (JP02198897 Heisel) 19900726 SO PATENT ABSTRACTS OF JAPAN, Unexamined Applications, Section: P, Sect. No. 1380, Vol. 16, No. 3, P. 167 (19920706) IC ICM (5) G06F009-46 ICS (5) G06F012-14 CC 45.1 INFORMATION PROCESSING - Arithmetic sequence units 45.2 INFORMATION PROCESSING - Administration of the sequence units

45.2 INFORMATION PROCESSING - Memory unit

AB PURPOSE: To ***prevent*** erroneous ****writing*** into a

stack ***area*** by providing a means detecting that software erroneously ***write*** data into the ***stack*** ***area*** and informing a processor of it. CONSTITUTION: A comparator 106 compares the value of a register 105 with a value on an address bus 110 at the time of a ***write*** cycle into a main storage device 103. When the value of the register 105 is more than the value on the address bus 110, the value of an output line 115 is set to one. On the other hand, a comparator 107 compares the value of a ***stack*** ***pointer*** 102 with the value on the address bus 110 at the ***write*** cycle into the main storage device 103. If the value of the ***stack*** ***pointer*** 102 is less than the value on the address bus 110, the value of an output line 116 is set to one. When the AND condition is satisfied, the value of an output line 117 in an OR circuit 108 becomes one and it is informed to a processor 101 by interruption.

PRESENTENT OF THE PROPERTY OF

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公開特許公報(A) 平4-84224

®Int. Cl. 5

識別記号 庁内整理番号 ❸公開 平成4年(1992)3月17日

G 06 F 9/46

8120-5B 7629-5B

審査請求 未請求 請求項の数 1 (全4頁)

スタックエリア保護回路 69発明の名称

> 頭 平2-198897 ②特

顧 平2(1990)7月26日 29出。

英明

東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号 日本電気株式会社 መ出

弁理士 内原 個代 理 人

スタックエリア保護回路

特許請求の範囲

ある関数やサブルーチンから他の関数やサブ ルーチンを呼び出す場合に実行していた前記関数 あるいは前記サブルーチンの制御情報や戻り番地 を主記憶装置中のスタックエリアに退避するとと もに退避された前配制御情報や戻り番地等の情報・ の前記スタックエリア内における最後尾アドレス をプロセッサ内のスタックポインタにセットし、 リターン時には前記退避制御情報と前記スタック ポインタの値を前記退避前の状態に戻し前記退避 されていた戻り香地に戻る動作をする情報処理装 置におけるスタックエリア保護回路において、前 記プロセッサで動作するソフトウェアにより前記 スタックエリアの始点である基底アドレスをセッ トされるレジスタと『前記主記位装置への書き込

みサイクル時のアドレスパス上の値が前記レジス タの値と前記スタックポインタの値の一方に等し いかまたは前記レジスタの値と前記スタックポイ ンタの値の間にある誤者を込み状態を検出する誤 書き込み検出手段と、前記誤費き込み検出手段に より前配誤書き込み状態が検出された場合は前記 プロセッサに通知するプロセッサ通知手段を有す ることを特徴とするスタックエリア保護回路。

តិវា និគី ដែកា 発明の詳細な説明

〔産業上の利用分野〕

、本発明は電子計算機システムにおいて、主記憶 装置上のスタック領域への誤書込みを防止するス タックエリア 保護回路に関する。 こうしょう

【従来の技術】の以前もなるニャニュー。

・ 従来に電子計算機システムにおいては、プログ ラムを実行する際に、ある関数やサブルーチンか ら他の関数やサブルーチンを呼び出す場合があ る。この場合、実行していた関数あるいはサブ ルーチンの朝御情報や戻り番地を主記憶装置中の

スタックエリアに退避する必要がある。

第3 図は、関数 f が関数 g を呼び出したときのスタックエリアの状態を概略的に示したものである。このとき、スタックボインタは関数 f の制御 情報退避領域と関数 f の戻り 番地の退避領域とを合計したサイズ分だけ 更新される。

4. 1. 4. 4. 1.

関数 8 からリターンする時には、退避していた 制御情報を元に戻し、スタックポインタの値を関 数 8 に飛よ前の値に戻し、退避していた戻り番地 に戻る。

〔発明が解決しようとする誤題〕

上述した従来の退避方式では、主記憶装置中にスタックエリアを設けているために、プロセッサからスタックエリアにデータを書き込むことが可能である。このため、退空領域であるスタックエリアにプロセッサが誤ってデータを書き込む危険性があり、戻り番地等を破壊してしまう可能性があった。

本発明の目的は上述のスタックエリアへの誤書 き込みを防止することにある。

検出手段により前記誤書き込み状態が検出された 場合は前記プロセッサに通知するプロセッサ通知 手段を有することを特徴とする。:::::: 〔実施例〕

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例を示すプロックのでは、 101はスタックにおいて、 101はスタックはスタックエリアを選及である。 第1図において、 101はスタックエリアを基本である。 第1図において、 101はスタックエリアを基本ではスタックエリアを基本では、 105はスタックエリアを基本では、 105を最大に、 105を指していればレジスターで、 111からのデータをは、 105の値とを比較に、 105の値がアドレススコーのの値とを比較に、 105の値がアドレススコーのの値とをよりに、 105の値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのの値がアドレススコーのでは、 100には 100には

〔課題を解決するための手段〕

本発明は、ある関数やサブルーチンから他の関 数やサブルーチンを呼び出す場合に実行していた 前記関数あるいは前記サブルーチンの制御情報や 戻り番地を主記憶装置中のスタックエリアに退避 するとともに退避された前記制御情報や戻り番地 等の情報の前記スタックエリア内における最後尾 アドレスをプロセッサ内のスタックポインタに セットし、リターン時には前記退避制御情報と前 記スタックボインタの値を前記退避前の状態に戻 し前記退避されていた戻り番地に戻る動作をする 情報処理装置におけるスタックエリア保護回路に おいて、前記プロセッサで動作するソフトウェア により前記スタックエリアの始点である基底アド レスをセットされるレジスタと、前記主記憶装置 への書き込みサイクル時のアドレスパス上の値が 前記レジスタの値と前記スタックポインタの値の 一方に等しいかまたは前記レジスタの値と前記ス タックポインタの値の間にある誤書き込み状態を 検出する誤者き込み検出手段と、前記誤者き込み

出力級115をアクティブ(1)にする比較器、
107はアドレスストローブ(AS)級112が
アクティブでR/W信号級113がW(ライト)
信号の時、アドレスパス110の値とスタックポインク102の値とを比較し、スタックポインク
102の値がアドレスパス110の値とスタックポインク
102の値がアドレスパス110の値と大力がである。
出力級116をアクティブ(1)にする比較器、
108は出力級115の値と出力級116の値と
の論理模回路である。
にデコーグ104、レジスタ105%比較器
106、107%及び論理模回路108で本発明

次に、このように構成されたスタックエリア保護回路109の動作説明を行うに尚に本実施例では、スタックエリアはアドレスの小さい方へ使用していくものとすることを選ぶた者(第20位)にあってロセッサ101で動作するソフトウェア(図示せず)は実行時の最初にレジスタ105とスタックボインタ102にスタックエリアの基底アドレスをセットする。第2回はスタックエリア2

のスタックエリア保護回路109を構成する。

特別平4-84224(3)

01の構成の一例を示す図であり、レジスタ105は一度セットするとそのまま固定であるが、スタックボインタ102の値は関数や、サブルーチンコール時に退避領域が増加したり、減少したりして動的に変化する。

即ち、関数やサブルーチンコールの為にPUS H命令を実行すると、スタックエリア201においてスタックポインタ102の指すアドレスから アドレスが小さい方向にデータが退避されるとと もに、スタックポインタ102の値は、退避されるテータのサイズ分だけ減少する。

次に、関数やサブルーチンからのリターンの為にPOP命令を実行すると、スタックポインタ102の指すアドレスからデータを読み出すとともに、読んだデータのサイズ分だけスタックポインタの値は増加する。

次に、ソフトウェアが誤ってスタックエリア2 01に書き込みを行おうとする場合のスタックエ リアの保護動作を考える。

比較器106は、スタックエリア201の基底

アドレス即ちレジスタ105の値と主記憶装置103への書き込みサイクル時のアドレスパス110上の値とを比較する。そして、もしレジスタ105の値がアドレスパス110上の値以上ならば出力線115の値を1にする。その時以外は出力線115の値は0である。

na viete viete in the second second second second second second

一方、比較器 1 0 7 はスタックポインタ 1 0 2 の値と、主記憶装置 1 0 3 への書き込みサイクル時のアドレスバス 1 1 0 上の値とを比較する。もし、スタックポインタ 1 0 2 の値の方がアドレスパス 1 1 0 上の値以下であれば出力級 1 1 6 の値を1 にする。その時以外は出力級 1 1 6 の値は 0 である。

比較器106の出力線115の値が1であり、かつ比較器107の出力線116の値が1のときは、ソフトウェアが誤ってスタックエリア201へ書き込むうとする時である。

このアンド条件が成立すると、論理積回路10 8の出力線117の値は1となりプロセッサ10 1に割り込みにより通知する。割り込みにより通

知されたプロセッサ101はプログラムミス発生としてオペレータに通知するとともに、誤って書き込もうとしたソフトウェアに対しては全面的あるいは部分的な機能停止等システムに応じた処置を取ればよい。

〔発明の効果〕

以上説明したように本発明によれば、ソフトウェアが誤ってスタックエリアへ書き込もうとするのを検出し、アロセッサに通知する手段を有す。 ることにより、誤書き込みによるスタックエリアの破壊を有効に防止できる効果がある。

図面の簡単な説明

_ 101 ··· アロセッサ、102 ··· スタックポインタ、 103 ··· 主記憶装置、104 ··· デコーダ、105 ··· レジ スタ、106 ··· 比較器、107 ··· 比較器、108 ··· 論理 横回路、109 … スタックエリア保護回路、110 … アドレスバス、111 … データバス、112 … アドレ スストローブ (AS) 級、113 … R/W信号級。

医子鸡性生毛瘤

ಕೊಂದು ಅಪ್ರತಿಯ ಚಕಾಪಾಡಲಾಗುತ್ತ


さくも アードア しきかがをしゅん しこんぬかご


等的电话 門室衛門在福港市野村教育中的 海星 电压

事的,我在你那些就要说**为**,我们我们对。"

代理人 弁理士 内 原 智

--211-





関数8を呼び出た
後のスタックポインタ
関数での戻りをで
関数での原りをで
関数での原りをで
関数での原りをで
関数での形式で
関数での原りをで

3

Ø

-212-

第 .

⑤Int. 6
⑥ 06

❷発明の

@発

> . 発: 情:

> > 特。 1. 置が 前 通

前機他を

空 記典 記憶